HDI PCB设计中的阻抗匹配

2021-08-31

HDI PCB设计中的阻抗匹配

阻抗匹配是配置负载输入阻抗或其信号源输出阻抗的方式。执行它以实现最大功率传输并减少来自负载的信号反射。换句话说，為(wèi)了适当的阻抗控制，负载阻抗必须等于传输線(xiàn)的特征阻抗。当传输的信号没有(yǒu)反射时，表明负载已经吸收了所有(yǒu)的信号。HDI 中的阻抗匹配完全是為(wèi)了避免传输故障，尤其是由于電(diàn)阻和 PCB電(diàn)介质造成的损耗。

微孔可(kě)用(yòng)于為(wèi)阻抗匹配系统创建便于生产的 PCB走線(xiàn)。BGA逃逸布線(xiàn)技术和狗骨扇出结构可(kě)用(yòng)于在 HDI 中实现阻抗匹配。

PCB走線(xiàn)何时需要阻抗匹配？

阻抗匹配由信号的陡度和上升/下降时间决定，而不是由频率决定。如果信号的上升/下降时间（以 10% 至 90% 為(wèi)基准）短于迹線(xiàn)延迟的6 倍，则称為(wèi)高速信号。在这里，应该进行精确的阻抗匹配。

HDI阻抗匹配的挑战

在 HDI 中实现阻抗匹配时，设计人员会遇到以下挑战：

在高密度互连设计中，组件具有(yǒu)较小(xiǎo)的焊盘到焊盘间距，例如 BGA。间距小(xiǎo)于或等于 0.65 毫米的 BGA 使布線(xiàn)和控制其宽度具有(yǒu)挑战性。在这种情况下，可(kě)以使用(yòng)焊盘内过孔和 BGA 逃逸布線(xiàn)技术。

带有(yǒu)盲孔的焊盘中的过孔是一个优势，因為(wèi)它们避免了过孔残端，从而提高了信号完整性。 

在需要阻抗控制布線(xiàn)的 HDI 板中，精心设计的走線(xiàn)和堆叠对于确保阻抗与信号标准一致至关重要。

為(wèi) HDI 阻抗调整设计走線(xiàn)宽度

走線(xiàn)的阻抗由其距参考平面的宽度和高度决定。在使用(yòng)细间距 BGA 的 HDI 板中，仔细选择走線(xiàn)宽度和高度以避开焊盘和焊盘中通孔之间的走線(xiàn)。

使用(yòng) HDI PCB中的 BGA 逃逸布線(xiàn)进行阻抗控制

在处理(lǐ)高密度互连时使用(yòng)了几个 BGA 组件。為(wèi)了使走線(xiàn)进出高引脚数球栅阵列的底部，需要一种逃逸布線(xiàn)方案。在某些情况下，需要受控阻抗（例如 FPGA 和其他(tā)高速组件），BGA 逃逸布線(xiàn)可(kě)能(néng)具有(yǒu)挑战性。

设计電(diàn)路板时要使用(yòng)的逃逸布線(xiàn)策略很(hěn)大程度上取决于 BGA 间距，它定义了允许放置在焊球之间的走線(xiàn)宽度。走線(xiàn)的细度还取决于制造商(shāng)的限制、层堆叠和必要的阻抗。选择逃逸路由方案时，请记住以下准则。

用(yòng)于中等层数的细间距 BGA 的逃逸布線(xiàn)技术从颈缩方法开始，因為(wèi)迹線(xiàn)被布線(xiàn)进出 BGA。

外部走線(xiàn)可(kě)以直接布線(xiàn)到電(diàn)路板上的第一排焊盘上。

球栅阵列上第二行焊盘的迹線(xiàn)宽度显着减小(xiǎo)，以便它可(kě)以安装在第一行焊盘之间。

要到达其余行的内垫，请穿过内层。通常，每个信号层路由到两行，同时限制阻抗和HDI 串扰。

Dogbone fanout 是最流行的 BGA 逃逸布線(xiàn)和扇出方法（如下图所示）。这种扇出技术有(yǒu)助于在更靠近焊盘的焊盘中放置通孔。由于元件不是通过通孔直接焊接到焊盘上，因此不需要进行填充镀覆。1 mm BGA 和 0.8 mm BGA 可(kě)能(néng)适用(yòng)于狗骨扇出。

当 BGA 间距小(xiǎo)于 0.5 mm 时，最好采用(yòng) microvia-in-pad 逃逸布線(xiàn)技术。微通孔直接放置在焊盘中，而不是将小(xiǎo)迹線(xiàn)布線(xiàn)到焊盘的侧面。為(wèi)了防止焊料芯吸到電(diàn)路板的背面，微孔填充有(yǒu)导電(diàn)环氧树脂并镀有(yǒu)铜。

用(yòng)于 BGA 逃逸布線(xiàn)的微孔

如果焊盘尺寸（包括圆环）对于细间距 BGA 来说足够小(xiǎo)，则使用(yòng)微孔进行内层 BGA 逃逸布線(xiàn)。以下特征将微孔与传统孔區(qū)分(fēn)开来：

过孔長(cháng)度：过孔最多(duō)只能(néng)穿过一层或两层。如果标准厚度 PCB具有(yǒu)非常高的层数，则通孔可(kě)以跨越更多(duō)层，但这需要额外的制造程序。尽可(kě)能(néng)使用(yòng)跨越单层的堆叠盲孔和埋孔。

微孔纵横比：微孔纵横比（深度除以直径）应為(wèi)0.75:1。让我们通过考虑 32 层厚板的示例来理(lǐ)解相同的内容。由于层厚（对于 2 层磁芯）為(wèi) 2 密耳，因此直径不应小(xiǎo)于 2.7 密耳。

微通孔只能(néng)安全地机械钻孔到 8 密耳，但是由于频繁的钻孔断裂，8 密耳的机械 PCB钻孔费用(yòng)可(kě)以接近激光钻孔的价格。机械通孔的吞吐量低于激光钻孔的通孔，因為(wèi)必须小(xiǎo)心地进行机械钻孔以避免钻头断裂。因此，一旦您开始使用(yòng)激光钻孔，您就会看到每块板的总成本下降。

要在 0.8 毫米间距 BGA 上使用(yòng)狗骨扇出，走線(xiàn)宽度必须為(wèi) 10 密耳或更小(xiǎo)，微孔必须更小(xiǎo)（约 6 密耳）。对于更细间距的球栅阵列（0.5 毫米），使用(yòng)填充和電(diàn)镀的焊盘内微孔通过 7 mil 或 8 mil 走線(xiàn)布線(xiàn)到内层中。这将在相邻焊盘之间提供足够的间距。

无论设计风格如何，微孔都可(kě)以堆叠或交错排列，以达到所需的布線(xiàn)密度。通过IPC 6012要求，以确保微孔和周围环形圈的尺寸具有(yǒu)最佳可(kě)靠性。焊盘内微孔在 BGA 逃逸布線(xiàn)中的相关性可(kě)以通过以下事实来理(lǐ)解：BGA 间距在某些情况下可(kě)以低至 0.3 毫米。

如何放置盲孔以进行逃逸布線(xiàn)

内层布線(xiàn)空间的盲孔方法。

盲孔是一种宝贵的 HDI 设计方法，可(kě)以释放额外的内层布線(xiàn)空间。当在通孔之间使用(yòng)时，这些类型的过孔使内层的布線(xiàn)空间加倍。它允许额外的走線(xiàn)连接内部 BGA 行上的引脚。见上图；在这里，在这个 1.0 毫米 BGA 表面上的通孔之间只有(yǒu)两条走線(xiàn)可(kě)以逃逸。但是，现在盲孔下方可(kě)以有(yǒu) 6 条走線(xiàn)，这将布線(xiàn)空间增加了 30%。

使用(yòng)这种方法，需要四分(fēn)之一的信号层来连接高 I/O BGA。盲孔以十字、L 形或对角線(xiàn)图案放置，以形成林荫大道。電(diàn)源和接地引脚分(fēn)配决定了使用(yòng)哪种配置。

以交叉、L 形或对角線(xiàn)形状放置盲孔会在内层上创建林荫大道，以允许更高密度的布線(xiàn)和逃逸。

插图显示了放置盲孔以在 BGA 内创建林荫大道以改善突破。左：BGA 的传统 4 象限扇出；右图：添加了十字形盲孔，允许在内层上创建的林荫大道中增加 48 个逃逸通道，从而减少了突破器件所需的 4 个。

Happy Holden 解释说：“每层可(kě)以连接更多(duō)的走線(xiàn)，还可(kě)以通过使用(yòng)林荫大道创建额外的布線(xiàn)空间来减少信号层的总数。盲孔用(yòng)于创建四个十字形林荫大道（如图所示）。新(xīn)设计的林荫大道每层提供 48 个更多(duō)的逃逸通道（8 x 6 走線(xiàn)），并提高了内部走線(xiàn)的信号完整性。它允许移除两个布線(xiàn)层和两个参考平面。”

此外，他(tā)说：“在電(diàn)路板的次级侧，可(kě)以观察到使用(yòng)盲孔创建林荫大道的另一个优势。通孔横跨整个電(diàn)路板，但林荫大道现在在 BGA 内开放（如图所示）。左图显示了由 BGA 下的 104 个过孔连接的 58 个分(fēn)立器件。在右侧，林荫大道可(kě)以通过共享 366 个过孔连接 183 个分(fēn)立元件。”

这些图显示了两个 BGA 的背面。一种是带有(yǒu)通孔的传统象限扇出，允许 58 个分(fēn)立器件。另一个利用(yòng)林荫大道的盲道，其中可(kě)以连接 183 个分(fēn)立元件。

扇出部分(fēn)長(cháng)度和走線(xiàn)宽度

在使用(yòng)高速 IC 时，阻抗几乎总是一个因素。在检查扇出部分(fēn)的長(cháng)度时，扇出布線(xiàn)和阻抗控制之间的关系开始发挥作用(yòng)。由于过孔的走線(xiàn)長(cháng)度（如果存在）和寄生電(diàn)容/電(diàn)感，BGA 扇出部分(fēn)将具有(yǒu)其阻抗。

首先，检查信号带宽以确定信号是否会在走線(xiàn)阻抗上拾取。如果走線(xiàn)長(cháng)度明显小(xiǎo)于对应于带宽高端的波長(cháng)，则可(kě)以忽略 BGA 扇出的走線(xiàn)部分(fēn)。最好的方法是计算负载阻抗，它是扇出走線(xiàn)長(cháng)度的函数，以及由扇出走線(xiàn)创建的网络输入阻抗（颈缩后）。

对信号波長(cháng)所需的長(cháng)度使用(yòng) 10% 的限制作為(wèi)一个很(hěn)好的近似值。对拐点频率為(wèi) 20GHz 的数字信号谨慎的 10% 限制将导致临界長(cháng)度為(wèi) 0.73mm（FR4 基板中的带状線(xiàn)）。这意味着更大的 IC，比如 FPGA，需要為(wèi)单端和差分(fēn)对提供阻抗匹配的扇出。

过孔電(diàn)感、電(diàn)路板和焊盘之间的寄生電(diàn)容以及 IC 中的引脚電(diàn)感至关重要。低通T滤波器電(diàn)路由这些部分(fēn)组合而成。3dB 截止频率只是可(kě)以从 LC 谐振電(diàn)路评估的典型数字，前提是通孔電(diàn)感设置為(wèi)等于引脚電(diàn)感。该 T 滤波器電(diàn)路用(yòng)作阻抗匹配電(diàn)路，修改驱动器 IC 的输出阻抗。

以通孔電(diàn)感、電(diàn)路板与焊盘之间的寄生電(diàn)容以及引脚電(diàn)感為(wèi)主要部件的低通T滤波器電(diàn)路。

如果不确定将扇出迹線(xiàn)连接到内部迹線(xiàn)的过孔部分(fēn)阻抗，则扇出部分(fēn)的阻抗匹配是困难的。然而，只要过孔部分(fēn)很(hěn)短并且直接跨越几层，这个事实就可(kě)以被忽略。包括通孔和内部走線(xiàn)在内的总输入阻抗由跨越少量层的内部走線(xiàn)阻抗决定。这就是為(wèi)什么通常不考虑通孔阻抗的原因。

主要缺点是高速 BGA 组件（例如 FPGA）可(kě)能(néng)需要回钻以去除 BGA 扇出下方的残留通孔存根。使用(yòng) HDI 时，使用(yòng)直径非常小(xiǎo)的盲孔、埋孔和激光钻孔微孔（根据 IPC 小(xiǎo)于 6 密耳），这消除了背钻孔并将通孔電(diàn)感限制在跨越层的厚度。

由于层厚和到走線(xiàn)参考平面的距离会随着层数的增加而减少，因此必须减小(xiǎo)走線(xiàn)宽度以补偿并将阻抗保持在适当的值。如果您使用(yòng)差分(fēn)对，请考虑走線(xiàn)耦合。為(wèi)了实现阻抗控制，带有(yǒu)集成场解算器的PCB设计软件可(kě)以帮助為(wèi) HDI 层堆叠设计正确的走線(xiàn)宽度。

為(wèi)什么走線(xiàn)宽度不能(néng)大于焊盘尺寸？

走線(xiàn)的宽度与其阻抗成正比，并且在您进入 HDI 状态时起着至关重要的作用(yòng)。过孔将变得非常小(xiǎo)，以至于一旦走線(xiàn)宽度足够小(xiǎo)，就必须将它们制造為(wèi)微孔。

如果阻抗控制的走線(xiàn)宽度过宽，要么减小(xiǎo)PCB层压板的厚度以缩小(xiǎo)它，要么增加焊盘尺寸。从可(kě)靠性的角度来看，只要焊盘尺寸超过 IPC 标准中规定的数字就可(kě)以了。

為(wèi) PCB堆叠创建阻抗曲線(xiàn)，并将该宽度用(yòng)作设计指南。在计算阻抗控制所需的宽度后，只需将此值指定為(wèi)设计规则即可(kě)。最好针对建议的走線(xiàn)宽度执行串扰模拟，以查看是否会导致过度串扰。

HDI 中的阻抗匹配与保持信号质量有(yǒu)关，因為(wèi)组件和走線(xiàn)都间隔很(hěn)近。因此，控制阻抗成為(wèi)一项令人难以置信的任務(wù)。有(yǒu)效使用(yòng)微孔是阻抗匹配 HDI 系统的关键。更细间距 BGA 的逃逸布線(xiàn)技术和狗骨扇出方法可(kě)用(yòng)于实现 HDI 中的阻抗匹配。