電(diàn)路板的抗干扰设计该如何进行？

2022-08-12

抗干扰设计的基本任務(wù)是系统或装置既不因外界電(diàn)磁干扰影响而误动作或丧失功能(néng)，也不向外界发送过大的噪声干扰，以免影响其他(tā)系统或装置正常工作。

因此提高系统的抗干扰能(néng)力也是该系统设计的一个重要环节。

電(diàn)源線(xiàn)的设计

1） 选择合适的電(diàn)源；

2） 尽量加宽電(diàn)源線(xiàn)；

3） 保证電(diàn)源線(xiàn)、底線(xiàn)走向和数据传输方向一致；

4） 使用(yòng)抗干扰元器件；

5） 電(diàn)源入口添加去耦電(diàn)容（10——100uf）。

地線(xiàn)的设计

1） 模拟地和数字地分(fēn)开；

2） 尽量采用(yòng)单点接地；

3） 尽量加宽地線(xiàn)；

4） 将敏感電(diàn)路连接到稳定的接地参考源；

5） 对pcb板进行分(fēn)區(qū)设计，把高带宽的噪声電(diàn)路与低频電(diàn)路分(fēn)开；

6） 尽量减少接地环路（所有(yǒu)器件接地后回電(diàn)源地形成的通路叫“地線(xiàn)环路”）的面积。

元器件的配置

1） 不要有(yǒu)过長(cháng)的平行信号線(xiàn)；

2） 保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近，同时遠(yuǎn)离其他(tā)低频器件；

3） 元器件应围绕器件进行配置，尽量减少引線(xiàn)長(cháng)度；

4） 对pcb板进行分(fēn)區(qū)布局；

5） 考虑pcb板在机箱中的位置和方向；

6） 缩短高频元器件之间的引線(xiàn)。

去耦電(diàn)容的配置

1） 每10个集成電(diàn)路要增加一片充放電(diàn)電(diàn)容（10uf）；

2） 引線(xiàn)式電(diàn)容用(yòng)于低频，贴片式電(diàn)容用(yòng)于高频；

3） 每个集成芯片要布置一个0.1uf的陶瓷電(diàn)容；

4） 对抗噪声能(néng)力弱，关断时電(diàn)源变化大的器件要加高频去耦電(diàn)容；

5） 電(diàn)容之间不要共用(yòng)过孔；

6） 去耦電(diàn)容引線(xiàn)不能(néng)太長(cháng)。

降低噪声和電(diàn)磁干扰原则

1） 尽量采用(yòng)45°折線(xiàn)而不是90°折線(xiàn)（尽量减少高频信号对外的发射与耦合）；

2） 用(yòng)串联電(diàn)阻的方法来降低電(diàn)路信号边沿的跳变速率；

3） 石英晶振外壳要接地；

4） 闲置不用(yòng)的们電(diàn)路不要悬空；

5） 时钟垂直于IO線(xiàn)时干扰小(xiǎo)；

6） 尽量让时钟周围電(diàn)动势趋于零；

7） IO驱动電(diàn)路尽量靠近 pcb的边缘；

8） 任何信号不要形成回路；

9） 对高频板，電(diàn)容的分(fēn)布電(diàn)感不能(néng)忽略，電(diàn)感的分(fēn)布電(diàn)容也不能(néng)忽略；

10） 通常功率線(xiàn)、交流線(xiàn)尽量在和信号線(xiàn)不同的板子上。

其他(tā)设计原则

1）CMOS的未使用(yòng)引脚要通过電(diàn)阻接地或電(diàn)源；

2）用(yòng)RC電(diàn)路来吸收继電(diàn)器等原件的放電(diàn)電(diàn)流；

3）总線(xiàn)上加10k左右上拉電(diàn)阻有(yǒu)助于抗干扰；

4）采用(yòng)全译码有(yǒu)更好的抗干扰性；

5）元器件不用(yòng)引脚通过10k電(diàn)阻接電(diàn)源；

6）总線(xiàn)尽量短，尽量保持一样長(cháng)度；

7）两层之间的布線(xiàn)尽量垂直；

8）发热元器件避开敏感元件；

9）正面横向走線(xiàn)，反面纵向走線(xiàn)，只要空间允许，走線(xiàn)越粗越好（仅限地線(xiàn)和電(diàn)源線(xiàn)）；

10）要有(yǒu)良好的地层線(xiàn)，应当尽量从正面走線(xiàn)，反面用(yòng)作地层線(xiàn)；

11）保持足够的距离，如滤波器的输入输出、光耦的输入输出、交流電(diàn)源線(xiàn)和弱信号線(xiàn)等；

12）長(cháng)線(xiàn)加低通滤波器。走線(xiàn)尽量短截，不得已走的長(cháng)線(xiàn)应当在合理(lǐ)的位置插入C、RC、或LC低通滤波器；

13）除了地線(xiàn)，能(néng)用(yòng)细線(xiàn)的不要用(yòng)粗線(xiàn)。

布線(xiàn)宽度和電(diàn)流

1）一般宽度不宜小(xiǎo)于0.2.mm（8mil）；

2）在高密度高精度的pcb上，间距和線(xiàn)宽一般0.3mm（12mil）；

3）当铜箔的厚度在50um左右时，导線(xiàn)宽度1——1.5mm（60mil） = 2A；

4）公共地一般80mil,对于有(yǒu)微处理(lǐ)器的应用(yòng)更要注意。

電(diàn)源線(xiàn)

電(diàn)源線(xiàn)尽量短，走直線(xiàn)，走树形，不要走环形。

布局

首先，EDA365電(diàn)子论坛提醒大家要考虑PCB尺寸大小(xiǎo)。PCB尺寸过大时，印制線(xiàn)条長(cháng)，阻抗增加，抗噪声能(néng)力下降，成本也增加；过小(xiǎo)，则散热不好，且邻近線(xiàn)条易受干扰。

在确定PCB尺寸后，再确定特殊元件的位置。根据電(diàn)路的功能(néng)单元，对電(diàn)路的全部元器件进行布局。

電(diàn)源線(xiàn)的设计

地線(xiàn)设计的原则是：

a. 数字地与模拟地分(fēn)开。若線(xiàn)路板上既有(yǒu)逻辑電(diàn)路又(yòu)有(yǒu)線(xiàn)性電(diàn)路，应使它们尽量分(fēn)开。

低频電(diàn)路的地应尽量采用(yòng)单点并联接地，实际布線(xiàn)有(yǒu)困难时可(kě)部分(fēn)串联后再并联接地。高频電(diàn)路宜采用(yòng)多(duō)点串联接地，地線(xiàn)应短而租，高频元件周围尽量用(yòng)栅格状大面积地箔。

b. 接地線(xiàn)应尽量加粗。若接地線(xiàn)用(yòng)很(hěn)纫的線(xiàn)条，则接地電(diàn)位随電(diàn)流的变化而变化，使抗噪性能(néng)降低。

因此应将接地線(xiàn)加粗，使它能(néng)通过三倍于印制板上的允许電(diàn)流。如有(yǒu)可(kě)能(néng)，接地線(xiàn)应在2——3mm以上。

c. 接地線(xiàn)构成闭环路。只由数字電(diàn)路组成的印制板，其接地電(diàn)路布成团环路大多(duō)能(néng)提高抗噪声能(néng)力。

退藕電(diàn)容配置

PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕電(diàn)容。

退藕電(diàn)容的一般配置原则是：

a. 電(diàn)源输入端跨接10——100uf的電(diàn)解電(diàn)容器。如有(yǒu)可(kě)能(néng)，接100uF以上的更好。

b. 原则上每个集成電(diàn)路芯片都应布置一个0.01pF的瓷片電(diàn)容，如遇印制板空隙不够，可(kě)每4——8个芯片布置一个1 —— 10pF的但電(diàn)容。

c. 对于抗噪能(néng)力弱、关断时電(diàn)源变化大的器件，如 RAM、ROM存储器件，应在芯片的電(diàn)源線(xiàn)和地線(xiàn)之间直接接入退藕電(diàn)容。

d.電(diàn)容引線(xiàn)不能(néng)太長(cháng)，尤其是高频旁路電(diàn)容不能(néng)有(yǒu)引線(xiàn)。

以上是我对“電(diàn)路板的抗干扰设计该如何进行？ ”的介绍，提供给大家参考。