高速PCB设计简介：如何消除串扰

2021-04-16

PCB布局上的串扰可(kě)能(néng)会造成灾难性的后果。如果不加以纠正，串扰可(kě)能(néng)会导致成品電(diàn)路板根本无法工作，或者被间歇性问题困扰。让我们看一下什么是串扰，以及如何在高速PCB设计中防止串扰。

什么是高速PCB设计中的串扰？

串扰是PCB上走線(xiàn)之间的意外電(diàn)磁耦合。这种耦合可(kě)能(néng)会导致一条迹線(xiàn)的信号脉冲在另一迹線(xiàn)的信号上不起作用(yòng)，即使它们实际上没有(yǒu)相互接触。当平行走線(xiàn)之间的间距很(hěn)窄时，可(kě)能(néng)会发生这种情况。即使迹線(xiàn)可(kě)能(néng)出于制造目的而保持最小(xiǎo)间距，但对于電(diàn)磁目的而言可(kě)能(néng)还不够。

考虑两条走線(xiàn)彼此平行。如果一条迹線(xiàn)中的信号具有(yǒu)比另一条迹線(xiàn)更大的幅度，则可(kě)能(néng)会严重影响另一条迹線(xiàn)。然后，“受害者”迹線(xiàn)中的信号将开始模仿攻击者迹線(xiàn)的特征阻抗，而不是传导自己的信号。发生这种情况时，您会遇到串扰。

通常认為(wèi)串扰发生在同一层上彼此相邻的两条平行走線(xiàn)之间。但是，在相邻层上彼此相邻的两条平行走線(xiàn)之间可(kě)能(néng)会发生串扰。这被称為(wèi)宽边耦合，因為(wèi)两个相邻信号层之间的芯厚度非常小(xiǎo)，因此更可(kě)能(néng)发生这种情况。该厚度可(kě)以是4密耳（0.1毫米），有(yǒu)时小(xiǎo)于同一层上两条走線(xiàn)之间的间距。

从高速设计中消除潜在的串扰

幸运的是，您不会受到串扰的影响。通过专注于最大程度地减少串扰情况的高速PCB设计，您可(kě)以避免这些问题。以下是一些高速设计技术，可(kě)帮助您消除板上串扰的可(kě)能(néng)性：

差分(fēn)对和其他(tā)信号路由之间应保持尽可(kě)能(néng)大的距离。经验法则是，间隙=迹線(xiàn)宽度的3倍。

时钟路由和其他(tā)信号路由之间的差异应尽可(kě)能(néng)大。相同的间隙=拇指的迹線(xiàn)宽度规则的3倍在这里也适用(yòng)。

在不同的差分(fēn)对对之间保持尽可(kě)能(néng)大的距离。所述拇指这里的规则稍大，间隙= 5倍的迹線(xiàn)宽度。

异步信号（如RESET，INTERRUPT等）应遠(yuǎn)离总線(xiàn)和高速信号。但是，由于在電(diàn)路板的正常操作中很(hěn)少使用(yòng)这些信号，因此可(kě)以将它们路由到开，关或加電(diàn)信号旁边。

确保板堆叠中彼此相邻的两个信号层将交替改变水平和垂直布線(xiàn)方向。通过不允许走線(xiàn)彼此平行延伸，将减少宽边耦合的机会。

减少两个相邻信号层之间潜在串扰的更好方法是以微带配置将它们之间的层与接地层分(fēn)开。接地平面不仅会增加两个信号层之间的距离，还将為(wèi)信号层提供所需的返回路径。

设计软件如何帮助您消除高速PCB设计中的串扰

PCB设计工具内置许多(duō)功能(néng)，可(kě)帮助您避免设计中的串扰。電(diàn)路板层规则将通过指定布線(xiàn)方向并创建微带堆叠来帮助您避免宽边耦合。使用(yòng)网络类别规则，您将能(néng)够為(wèi)更容易受到串扰影响的网络组分(fēn)配更大的走線(xiàn)间隔。差分(fēn)对路由器会将差分(fēn)对作為(wèi)实际对路由在一起，而不是单独进行路由。这样可(kě)以保持差分(fēn)对走線(xiàn)相互之间以及与其他(tā)网络的所需间距，以避免串扰。

除了高速PCB设计软件的内置功能(néng)外，还有(yǒu)其他(tā)工具也可(kě)以帮助您消除高速PCB设计中的串扰。有(yǒu)不同的串扰计算器可(kě)用(yòng)来帮助您确定布線(xiàn)的正确走線(xiàn)宽度和间距。还有(yǒu)信号完整性模拟器，可(kě)分(fēn)析您的高速设计中是否存在潜在的串扰问题。

如果允许发生串扰，那么在印刷電(diàn)路板上就可(kě)能(néng)是一个大问题。现在您知道了要查找的内容，您将准备好防止串扰的发生。我们这里讨论的设计技巧以及高速PCB设计软件中的功能(néng)将帮助您创建无串扰的设计。